久久婷婷五月综合色丁香_三级国产在线观看_黄色激情网站_激情小说亚洲_91精品亚洲_色综合视频一区二区三区日韩_欧美va在线

        Cadence培訓初級到中級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設計流程，通過講課及上機練習相結合的方式完成Cadence的原理圖工具Concept- HDL、PCB工具Allegro以及相應的建庫工具的使用方法的系統(tǒng)培訓。通過培訓學員可掌握先進的Allegro Cadence PCB設計流程，完成PCB設計。

        從事硬件開發(fā)的所有人員，以及具有一定基礎的高年級本科生或者碩、博士研究生。

        堅持小班授課，為保證培訓效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
        3、培訓合格學員可享受免費推薦就業(yè)機會。

◆【黃老師】

有15年的FPGA和DSP系統(tǒng)硬件開發(fā)經驗,8年視頻和圖像處理領域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設計和開發(fā)經驗，高速系統(tǒng)設計經驗非常豐富，精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium Designer等PCB設計工具。

        更多師資力量請參見曙海師資團隊，請點擊這兒查看。

第一階段

1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本設計流程
   
2 設計輸入
　2.1 創(chuàng)建原理圖工程及設置工作環(huán)境
　 2.2 工程管理器簡介
　 2.3 創(chuàng)建元件庫及元件
　 2.4 創(chuàng)建非規(guī)則圖形元件
　 2.5 創(chuàng)建及使用分裂元件
　 2.6 使用電子數(shù)據(jù)表創(chuàng)建零件
　 2.7 添加元件庫及放置元件
　　 2.7.1 放置普通元件
　　 2.7.2 放置電源和地
　 2.8 在同一個頁面內創(chuàng)建電氣互聯(lián)
　　 2.8.1 使用wire
　　 2.8.2 使用net alias
　 2.9 在不同頁面之間創(chuàng)建電氣互聯(lián)
　 2.10 使用總線創(chuàng)建連接
　　 2.10.1 創(chuàng)建總線
　　 2.10.2 命名總線
　　 2.10.3 連接總線與信號線
　 2.11 編輯原理圖的基本操作
　　 2.11.1 選擇元件
　　 2.11.2 移動元件
　　 2.11.3 旋轉元件
　　 2.11.4 鏡像翻轉元件
　　 2.11.5 修改元件屬性及放置文本
　 2.12 替換與更新元件
　　 2.12.1 批量替換
　　 2.12.2 批量更新

3 原理圖元件庫的制作
3.1 元件庫的建立
3.2 基本元件的制作
3.3 復雜元件的制作
3.4 元件庫快速制作的技巧

第三階段

7 元件PCB封裝制作
7.1 PCB封裝設計的理論知識
7.2 PCB封裝設計的設計過程
7.3 PCB封裝設計的設計過程的工具介紹（PAD Designer與Package designer）
7.4 PCB封裝設計中的封裝的設計
7.5 PCB封裝設計中的不規(guī)則封裝的設計（Shape Symbol的設計）
7.6 PCB封裝設計中的焊盤的介紹（過孔的模型建立以及設計）
7.7 PCB封裝設計中的規(guī)則焊盤封裝的設計（Flash Symbol的設計）
7.8 PCB封裝設計中的不規(guī)則焊盤封裝的設計
7.9 盲孔埋孔的設計
7.10 PCB封裝設計總結

8 PCB版圖設計
8.1 PCB Editor與其它模塊的關系（交互）
8.2 PCB Editor設計流程
8.3 建立板框機械符號
8.4 創(chuàng)建電路板
8.5 導入網表
8.6 規(guī)劃電路板，放置器件
8.7 布局
5.7.1 手工擺放元器件
5.7.2 按照“Room”布局
5.7.3 按照原理圖布局
5.7.4 交互擺放原理圖和pcb圖
8.8 交換功能

9 約束管理器
9.1 約束管理器的介紹
9.2 約束管理器的優(yōu)先級
9.3 設置間距規(guī)則
9.4 設置物理規(guī)則
9.5 設置元件屬性
9.5.1 添加元件屬性
9.5.2 添加網絡屬性
9.5.3 添加“Fix”和“Room”屬性
9.5.4 屬性和元素的顯示
9.5.5 刪除屬性和元素
9.6 設置布線約束
6.6.1 創(chuàng)建Bus和差分對以及群組
6.6.2 設置線路以及阻抗
6.6.3 設置大/小傳輸延時，相對傳輸延時
9.7 約束管理器的其它設置
6.7.1 信號完整性設置
6.7.2 時序約束設置
6.7.3 在線檢查模式

10 布線
10.1 布線的基本原則
10.2 布線的基本設置
10.2.1 設置格點
10.2.2 過孔的編輯
10.2.3 導線的編輯
10.2.4 布線方法
10.2.5 布線調整
10.3 自動布線
10.3.1 使用Auto Router自動布線
10.3.2 使用CCT自動布線
11 鋪銅
11.1 基本概念
11.2 平面層鋪銅
11.2.1 為電源層鋪銅
11.2.2 為Gnd層鋪銅
11.3 分割平面層鋪銅
11.3.1 使用Anti Etch分割平面層鋪銅
11.3.2 添加多邊形方法分割平面層鋪銅

13 PCB后續(xù)處理
13.1 可裝配性檢查
13.2 添加測試點
13.3 添加和刪除淚滴
13.4 表面層鋪銅
13.5 DRC檢查
13.6 重排元件編號
13.7 文字的調整
13.8 絲印層調整
14 設計輸出
14.1 輸出光繪文件
14.1.1 設置Aperture參數(shù)
14.1.2 設置光繪參數(shù)
14.1.3 輸出artwork文件
14.2 輸出鉆孔數(shù)據(jù)
14.2.1 顏色與可視性檢查
14.2.2 鉆孔文件參數(shù)設置與鉆孔圖的生成
14.3 生成Gerbel文件
14.4 PCB打印輸出
14.5 輸出元件清單
15 Cadence16.x的高級功能
15.1 env文件的格式和修改

16.PCB數(shù)據(jù)后處理：覆銅、生產加工數(shù)據(jù)輸出