久久婷婷五月综合色丁香_三级国产在线观看_黄色激情网站_激情小说亚洲_91精品亚洲_色综合视频一区二区三区日韩_欧美va在线

       通過學習 PCI Express 核協議基本原理，設計者將了解到 PCI Express 是如何在系統中使用。本課程重點在于 PCI Express 協議部分，通過使用 Xilinx PCI Express 核，設計者能更快更簡單地完成他們的設計。同時還將逐個介紹 Xilinx PCI Express 核產品，您會立即獲得 PCIExpress 核運行方面的知識。

        ?? 全面了解 PCIe 協議（包含2 小時的復習）
        ?? 扎實的 Verilog 或 VHDL 知識
        ?? 使用常用的仿真工具（如 Mentor Graphics ModelSim 或 ISIM）的豐富經驗
        ?? Xilinx ISE? 軟件的基礎知識
        ?? 建議完成“性能設計”和“利用千兆位級串行 I/O 進行設計”的課程學習

        ?? 在您的設計環境中有效利用 Xilinx PCI Express 核
        ?? 針對特定應用選擇合適的 PCI 解決方案
        ?? 了解使用 Xilinx PCI Express 核的 PCI Express 規范特殊需要

        實驗 1 構建 PCIe 核：讓您熟悉利用 Xilinx CORE Generator™ 軟件來生成 XilinxLogiCORE™ 端
                                                    點模塊 + IP 的所有流程。您將為 CORE Generator 工具選擇合適的參數，
                                                    并創建整個實驗都要使用的PCIe 核。
        實驗 2a 和b PCIe 核仿真：對利用 ISIM 工具進行核仿真進行了介紹。您將觀察和記錄鏈路培訓的效
                                                           果，并在下行端口模型仿真過程中將分組數據寫端點應用。該數據會在事
                                                           務模塊仿真實驗中再現。
        實驗 3 設計實現：讓您熟悉將 HDL 源代碼轉變為比特流所需的全部步驟和推薦設置。
        實驗 4 戰略調試：借助于流量仿真器，您可以利用 ChipScope™ Pro 工具來監控內核的行為以及端
                                            點應用，以便實現正確操作之目的。
        實驗 5 運行應用：您將針對先前實驗中實現的設計的配置空間來修改C 代碼，并執行實例程序來練
                                            習端點。