FPGA性能設計培訓

       華為，中科院，上海貝爾，中興，Xilinx,Intel英特爾,TI德州儀器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微軟，飛思卡爾，等大型公司高級工程師，項目經理，技術支持專家，曙海科技，資深講師。

       大多名牌大學，碩士以上學歷，相關技術專業，有豐富的理論素養，十多年實際項目經歷，開發過多個大型項目，熱情，樂于技術分享。針對客戶實際需求，案例教學，邊講邊練，互動式溝通，學有所獲。

       更多師資力量信息請參見曙海師資團隊，請點擊這兒查看。

　    ☆資深工程師授課

        
        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作

        

        專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

課程對象
對 FPGA 設計優化感興趣、具備 HDL 中級知識和擁有 Xilinx ISE? 軟件工具使用經驗的 FPGA 設計者。

課程概要
1
回顧 FPGA 設計基礎
利用 FPGA 資源進行設計
內核生成器（CORE Generator）軟件系統
基本 FPGA 時鐘資源
Virtex-6 和 Spartan-6 FPGA 時鐘資源
實驗1：利用 FPGA 資源進行設計
FPGA 設計技術
綜合技術
實驗2：綜合技術
2
實現時序收斂
實驗3：回顧全局時序約束
特定通路時序約束，第1部分
特定通路時序約束，第2部分
實驗4：實現時序收斂
高級實現選項
實驗5：性能設計
實驗6：FPGA Editor 演示（可選）
ChipScope Pro 軟件（可選）
實驗7：ChipScope Pro 軟件（可選）