課程背景 賽靈思Xilinx 7系列FPGA SOC開發(fā)培訓(FPGA+ARM) |
賽靈思Xilinx 7系列FPGA SOC開發(fā)培訓班主要是介紹賽靈思Xilinx 7系列FPGA SOC開發(fā)的高級技巧,深入探討如何進行SOC的開發(fā),如何SOC中ARM的開發(fā),進而設(shè)計出高性能的SOC產(chǎn)品。同時介紹了FPGA和ARM芯片構(gòu)成的高性能協(xié)同計算系統(tǒng)的軟/硬件設(shè)計技術(shù)。課程中會結(jié)合實際的工程設(shè)計代碼講解并行設(shè)計技術(shù),流水線設(shè)計技術(shù)等實用技巧,幫助學員短時間內(nèi)理解和掌握這些高級技巧,并可以盡快應(yīng)用到工程項目中去。 |
課程目標 |
本課程主要針對具備一定基礎(chǔ)的學員,幫助學員快速提高技能,使之能夠運用高級技巧快速自主地設(shè)計復(fù)雜FPGA和ARM協(xié)同工作的系統(tǒng)。 |
培養(yǎng)對象 |
具備一年左右的FPGA系統(tǒng)或者硬件系統(tǒng)開發(fā)設(shè)計經(jīng)驗的工程師,或者具有一定基礎(chǔ)的電子類專業(yè)的大學生和研究生。 |
入學要求 |
學員學習本課程應(yīng)具備下列基礎(chǔ)知識:
◆已經(jīng)參加過FPGA應(yīng)用設(shè)計初級班的學習,或者了解FPGA的開發(fā)設(shè)計流程;
◆具備一定的FPGA設(shè)計基礎(chǔ),熟悉VHDL或者Verilog
HDL語言。
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
堅持小班授課,為保證培訓效果,增加互動環(huán)節(jié),每期人數(shù)限3到5人。 |
時間地點 |
上課地點:【上海】:同濟大學(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班):賽靈思Xilinx 7系列開課:2025年3月10日........................(歡迎您垂詢,視教育質(zhì)量為生命!)
本課程每期班限額5名,報滿即停止報名,請?zhí)崆霸诰或電話預(yù)約
|
學時和費用 |
☆資深工程師授課
|
新優(yōu)惠 |
◆團體報名優(yōu)惠措施:兩人95折優(yōu)惠,三人或三人以上9折優(yōu)惠 。注意:在讀學生憑學生證,即使一個人也優(yōu)惠500元。
同時報選《FPGA應(yīng)用設(shè)計初級班》,即享受300元現(xiàn)金優(yōu)惠! |
質(zhì)量保障 |
1、培訓過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓班中重聽;
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術(shù)支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
師資團隊 |
◆【李健飛】
FPGA課程金牌講師,項目經(jīng)驗非常豐富,15年FPGA/DSP系統(tǒng)硬件開發(fā)工作經(jīng)驗。熟悉整個EDA設(shè)計流程,熟練使用Alter、Xinlinx,ModelSim開發(fā)工具,精通Verilog
HDL語言和VHDL語言,精通Nios II EDS/SOPC、、IP核、PCI PLX 9054數(shù)據(jù)采集卡等開發(fā)。
◆【陳宏偉】
資深FPGA開發(fā)工程師,FPGA培訓課程金牌講師,有8年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗,近4年來一直從事視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計和開發(fā),具有非常豐富的高速系統(tǒng)設(shè)計經(jīng)驗,精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。
更多師資力量請參見曙海師資團隊,請點擊這兒查看。 |
課程進度安排 |
課程大綱 |
第一階段 |
學習目標 |
1. 掌握FPGA系統(tǒng)設(shè)計的三個基本原則及三種常用技巧
2. 掌握ISE軟件典型IP核
3.ModelSim SE仿真驗證技巧,學會設(shè)計測試激勵文件-Testbench |
|
1.
三個設(shè)計基本原則,包括面積和速度的平衡互換原則,硬件可實現(xiàn)原則和同步設(shè)計原則。
2.掌握I2C協(xié)議,掌握時鐘線和數(shù)據(jù)線是如何控制數(shù)據(jù)的讀寫的。
3. FPGA設(shè)計仿真驗證的原理和方法
4. ModelSim SE仿真驗證技巧
5. 仿真測試文件(Testbench)的設(shè)計方法
6. 異步SRAM的操作時序
7. USB開發(fā)方案
8. AD數(shù)模開發(fā)
9. LCD開發(fā)
10. Series FPGA Overview
11. CLB Architecture
12. Slice Flip-Flops
13. Lab 1: CLB Resources
14. Memory Resources
15. Lab 2: Memory Resources
16. DSP Resources
17. Lab 3: DSP Resources
|
|
1. 實戰(zhàn)訓練一:
訓練課題:“ ModelSim軟件的使用”
實驗要點:
1.1 ModelSim軟件工程創(chuàng)建
1.2 ModelSim軟件進行仿真
1.3 測試文件(Testbench)的設(shè)計方法
2. 實戰(zhàn)訓練二:
訓練課題:“異步SRAM存儲器讀寫操作”
實驗要點:
2.1 SRAM存儲器的操作時序設(shè)計
2.2 復(fù)雜硬件開發(fā)的思想方法 |
第二階段 |
|
學習目標 |
第一階段的課程主要幫助學員了解ARM體系結(jié)構(gòu)及工作原理,Uboot開發(fā)環(huán)境搭建和編譯,Uboot的板子移植,掌握ARM指令集,學會Uboot的板子移植法。
|
|
1 ARM體系結(jié)構(gòu)
1.1 ARM簡介
1.2 ARM體系結(jié)構(gòu)
1.3 流水線
1.4 處理器工作模式
1.5 ARM處理器核
2 ARM指令集
3 Uboot開發(fā)環(huán)境搭建
2.1 虛擬機里Linux和虛擬機外Windos共享數(shù)據(jù)
2.2 Uboot開發(fā)環(huán)境搭建和編譯
4 Uboot移植
4.1 Uboot的源碼結(jié)構(gòu)和環(huán)節(jié)搭建
4.2 Uboot的移植過程
4.3 Uboot移植注意事項和開發(fā)技巧
4.4 Uboot的編譯
5. I/O Resources
6. Lab 4: I/O Resources
7. Clocking Resources
8. Lab 5: Clocking Resources
9. Memory Controllers
10. Dedicated Hardware
11. Coding Techniques
|
|
實驗
1、Uboot開發(fā)環(huán)境搭建和編譯
2、Uboot的板子移植實戰(zhàn)
|
第三階段 |
學習目標 |
掌握在ARM板子上進行內(nèi)核移植的方法和技巧。
|
|
1
kernel開發(fā)環(huán)境搭建、源碼結(jié)構(gòu)和開發(fā)工具的使用
1.1 kernel開發(fā)環(huán)境搭建
1.2 kernel源碼結(jié)構(gòu)
1.3 kernel開發(fā)工具的使用
1.4 kernel開發(fā)命令
1.5 kernel的編譯和鏡像
2
向ARM板移植Kernel內(nèi)核
2.1 Usb口的移植
2.2 SD卡移植
2.3 LCD移植
2.4 音頻移植
2.5 串口移植
2.6 網(wǎng)口移植
2.7 觸摸屏移植
2.8 RTC移植
|
|
實驗:
1、kernel開發(fā)環(huán)境搭建實驗
2、kernel的編譯實驗
3、向ARM板移植Kernel內(nèi)核
|
第四階段 |
學習目標 |
掌握在ARM板子上進行高級開發(fā)---ARM上進行驅(qū)動開發(fā)的方法和技巧。
|
|
1
驅(qū)動開發(fā)流程、、編程規(guī)范、注意事項和技巧
1.1 驅(qū)動開發(fā)流程
1.2 驅(qū)動如何加入Kernel內(nèi)核
1.3 驅(qū)動程序的編寫規(guī)范
1.4 ARM上進行驅(qū)動開發(fā)的注意事項
1.5 ARM上進行驅(qū)動開發(fā)的技巧
2
ARM上典型驅(qū)動程序的開發(fā)
2.1 網(wǎng)絡(luò)驅(qū)動開發(fā)案例
2.2 LCD驅(qū)動開發(fā)案例
2.3 SD卡開發(fā)案例
|
|
實驗:
1、 驅(qū)動如何加入Kernel內(nèi)核實驗
2、 LCD驅(qū)動開發(fā)實驗
3、 網(wǎng)絡(luò)驅(qū)動開發(fā)實驗
|
第五階段 |
學習目標 |
掌握在Xilinx 7系列進行開發(fā)的綜合方法和技巧,利用PlanAhead設(shè)計分析工具進行高級設(shè)計。
|
|
1
嵌入式系統(tǒng)總線AXI4的設(shè)計
1.1 嵌入式系統(tǒng)總線AXI4的設(shè)計要點
1.2 嵌入式系統(tǒng)總線AXI4的設(shè)計流程
1.3 嵌入式系統(tǒng)總線AXI4的設(shè)計技巧
2
利用PlanAhead設(shè)計分析工具進行高級設(shè)計
2.1 PlanAhead介紹
2.2 PlanAhead設(shè)計要點
2.3 利用PlanAhead設(shè)計分析工具進行高級設(shè)計
|
|
實驗:
利用PlanAhead設(shè)計分析工具進行高級設(shè)計實驗
|